Wprowadzenie do architektury RISC-V

Opis

Szkolenie zapewnia gruntowne przygotowanie do pracy z procesorami RISC-V w systemach wbudowanych. Program został zaprojektowany tak, aby uczestnicy mogli poznać zarówno teoretyczne podstawy, jak i praktyczne aspekty implementacji tej otwartej architektury. Podczas warsztatów uczestnicy uczą się programować procesory RISC-V oraz tworzyć własne implementacje. Zajęcia prowadzone są w formie warsztatowej, gdzie każde zagadnienie jest natychmiast weryfikowane w praktyce.

Profil uczestnika

• Projektanci układów scalonych
• Inżynierowie systemów wbudowanych
• Programiści niskopoziomowi
• Architekci procesorów
• Inżynierowie R&D
• Programiści systemowi

Agenda

1. Wprowadzenie do RISC-V
• Historia i filozofia RISC-V
• Podstawy architektury
• Model programowy
• Zestaw instrukcji
2. Programowanie RISC-V
• Środowisko programistyczne
• Assembler RISC-V
• Programowanie w C
• Rozszerzenia ISA
3. Implementacja procesora
• Projektowanie potoku
• Hierarchia pamięci
• Predykcja skoków
• Optymalizacja wydajności
4. Zastosowania praktyczne
• Systemy wbudowane
• Implementacje SoC
• Debugowanie
• Narzędzia rozwojowe

Korzyści

Uczestnik zdobędzie fundamentalną wiedzę o architekturze RISC-V i jej praktycznych zastosowaniach. Po szkoleniu będzie potrafił tworzyć oprogramowanie dla procesorów RISC-V w języku maszynowym i C. Nabędzie umiejętność projektowania własnych implementacji procesorów RISC-V. Pozna metody optymalizacji i debugowania systemów opartych o RISC-V. Zdobędzie praktyczną wiedzę o narzędziach rozwojowych i ekosystemie RISC-V. Będzie rozumiał zalety i ograniczenia architektury RISC-V w kontekście systemów wbudowanych.

Wymagane przygotowanie uczestników

• Znajomość podstaw architektury komputerów
• Podstawowa znajomość języka C
• Doświadczenie w programowaniu niskopoziomowym
• Znajomość systemów wbudowanych

Zagadnienia

• Architektura RISC-V
• Zestaw instrukcji ISA
• Programowanie assembler
• Implementacja procesora
• Systemy wbudowane
• Debugowanie
• Optymalizacja wydajności
• Hierarchia pamięci
• Rozszerzenia ISA
• Narzędzia rozwojowe
• Ekosystem RISC-V
• Projektowanie SoC

Poznaj naszą firmę